缅甸小勐拉皇家国际,小勐拉皇家国际18306910900

新闻资讯 返回新闻资讯

电磁兼容原理、方法及设计

发布时间:2019-07-07       点击数:

什么是电磁兼容

电磁兼容性(EMC)是指设备大概体系在其电磁情况中符合乞求运行并不闭于其情况中的所有设备爆发无法忍耐的电磁打搅的本领。因此,EMC包括二个方面的乞求:一方面是指设备在平常运行过程中闭于地方情况爆发的电磁打搅不行胜过必定的限值;另一方面是指东西闭于地方情况中存留的电磁打搅具备必定程度的抗扰度,即电磁敏锐性。

电磁兼容的重要探究闭于象

①百般报酬噪声,如输电线电晕噪声、汽车噪声、交战器自己噪声及导体开台时放电引起的噪声、电气机车噪声、城市噪声等。

②共用走廊内百般公用工作设备(输电线、通讯、铁路、马路、火油金属管线等)彼此间的效率。

③超高层兴办、输电线、铁塔等宏大兴办物引起的反射问题。

④电磁情况闭于人类及百般生物的效率。个中包括强电线等工频场,中、短波及微波电磁辐射的效率。

⑤核电磁脉冲的效率。高空核爆炸爆发的电磁脉冲能大面积损害地面上的指引、控制、通讯、估计机及报体系。

⑥探谱(TEMPEST)本领。其本质实质是针闭于信息设备的电磁辐射与信息揭发问题,从信息接收和防备二方面所展开的一系列探究处事。

⑦电子设备的误办法。为了预防误办法,必定采用措施以普及设备的抗打搅本领。

⑧频谱调配与控制。无线电频谱是一种有限的资材,然而不是消耗性的,既要科学地控制,又要充溢地运用。

⑨电磁兼容与测量。

⑩天然界效率等。

 

普及电磁兼容性的措施

①运用完备的樊篱体可预防外部辐射加入本质系,也可预防本质系的打搅能量向外辐射。樊篱体应保护完备性,闭于必不可少的门、缝、透气孔和电缆孔等须妥贴处置,樊篱体要有稳当的接地。

②安排合理的接地体系,小旗号、大旗号和爆发打搅的电路尽管摆脱接地,接地电阻尽大概小。

③运用适合的滤波本领,滤波器的通戴经过合理采用,尽管减小漏电耗费。

④运用限幅本领,限幅电平应高于处事电平,而且应双向限幅。

⑤精确采用对接电缆和布线办法,需要时可用光缆代替长电缆。

⑥采用平稳差动电路、整形电路、积分电路和选通电路等本领,

⑦体系频率调配要妥贴。当一个别系中有多个主频旗号处事时,尽管使各旗号频率避让,以至避让闭于方的谐振频率。

⑧共用走廊的百般设备,在前提答当令,应保护较大的隔距,以缩小彼此之间的效率。

电磁兼容性安排的基础本理

1.接地

接地是电子设备的一个很沉要问题。接地手段有三个:

(1)接地使所有电路体系中的十脚单元电路都有一个大众的参照零电位,保护电路体系能宁静地搞作。

(2)预防外界电磁场的打搅。机壳接地不妨使得因为静电感触而会合在机壳上的洪量电荷经过地面泄放,不然这些电荷产生的高压大概引起设备里面的火花放电而形成打搅。其他,闭于于电路的樊篱体,若采用适合的接地,也可赢得杰出的樊篱效验。

(3)保护宁靖处事。当爆发直接雷电的电磁感当令,可制止电子设备的损害;当工频调换电源的输出电压因绝缘不良大概其他缘故直接与机壳沟通时,可制止安排人员的触电事变爆发。其他,许多调理设备都与病人的人体直接贯串,当机壳戴有110V大概220V电压时,将爆发致命伤害。

因此,接地是制止噪声预防打搅的重要办法。接地不妨领会为一个等电位点大概等电位面,是电路大概体系的基准电位,然而不必定为地面电位。为了预防雷打大概形成的破坏和处事人员的人身宁靖,电子设备的机壳和机房的金属构件等,必定与地面相对接,而且接地电阻普遍要很小,不行胜过决定值。

电路的接场合式基础上有三类,即单点接地、多点接地和混共接地。单点接地是指在一个线路中,惟有一个物理点被定义为接地参照点。其他各个须要接地的点都直接接到这一点上。多点接地是指某一个别系中各个接地方都直接接到距它迩来的接地平面上,以使接地引线的长度最短。接地平面,不妨是设备的底板,也不妨是贯穿所有别系的地导线,在比较大的体系中,还不妨是设备的构造框架等等。

混共接地是将那些只需高频接地方,运用旁路电容和接地平面对接起来。然而应尽管预防展示旁路电容和引线电感产生的谐振局面。

2.屏面

樊篱即是闭于二个空间地区之间进行金属的分隔,以控制电场、磁场和电磁波由一个地区闭于另一个地区的感触和辐射。简直道,即是用樊篱体将元零件、电路、拉拢件、电缆大概所有别系的打搅源包围起来,预防打搅电磁场向外分别;用樊篱体将接收电路、设备大概体系包围起来,预防它们受到外界电磁场的效率。

因为樊篱体闭于来自导线、电缆、元零件、电路大概体系等外部的打搅电磁波和里面电磁波均起着接收能量(涡流耗费)、反射能量(电磁波在樊篱体上的界面反射)和抵消能量(电磁感触在樊篱层上爆发反向电磁场,可抵消局部打搅电磁波)的效率,所以樊篱体具备减少打搅的功效。

樊篱体材料采用的规则是:

(1)当打搅电磁场的频率较高时,运用矮电阻率(高电导率)的金属材猜中爆发的涡流(P=I2R,电阻率越矮(电导率越高),消耗的功率越大),产生闭于外复电磁波的抵消效率,从而达到樊篱的效验。

(2)当打搅电磁波的频率较矮时,要采用高导磁率的材料,从而使磁力线节制在樊篱体里面,预防分别到樊篱的空间去。

(3)在某些场所下,假如乞求闭于高频和矮频电磁场都具备杰出的樊篱效验时,常常采用不共的金属材料构成多层樊篱体。

3.其他制止打搅办法

(1)滤波

滤波是制止和预防打搅的一项沉要措施。

滤波器不妨明显地减小传导打搅的电平,因为打搅频谱身份不等于有用旗号的频率,滤波器闭于于这些与有用旗号频率不共的身份有杰出的制止本领,从而起到其他打搅制止难以起到的效率。所以,采用滤波搜集不管是制止打搅源和取消打搅耦合,大概是巩固接收设备的抗打搅本领,都是有力措施。用阻容和感容去耦搜集能把电路与电源隔摆脱,取消电路之间的耦合,并制止打搅旗号加入电路。闭于高频电路可采用二个电容器和一个电感器(高频扼流圈)构成的CLCMπ型滤波器。滤波器的品种许多,采用符合的滤波器能取消不憧憬的耦合。

(2)精确采用无源元件

实用的无源元件并不是“理念”的,其个性与理念的个性是有分其他。实用的元件自己大概即是一个打搅源,因此精确采用无源元件格外沉要。偶尔也不妨运用元件具备的个性进行制止和预防打搅。

(3)电路本领

偶尔间采用樊篱后仍不行满脚制止和预防打搅的乞求,不妨共同樊篱,采用平稳措施等电路本领。平稳电路是指双线电路中的二根导线与对接到这二根导线的十脚电路,闭于地大概闭于其他导线都具备沟通的阻抗。其手段在于使二根导线所检拾到的打搅旗号十分。这时的打搅噪声是一个共态旗号,可在负载上自行消逝。其他,还可采用其他一些电路本领,比方接点搜集,整形电路,积分电路和选通电路等等。总之,采用电路本领也是制止和预防打搅的沉要措施。

 

1、电磁兼容的分层安排规则

这主假如依照电磁兼容安排的先后程序来计划的,从先到后可分为以下几层:

(1)元器件的采用和PCB安排,这是闭头的;

(2)接地安排,这是重要的本领。以上二层假如安排的好,可完成电磁兼容的80%以上的处事。

(3)樊篱安排;

(4)滤波安排和瞬态骚动制止。以上二层是协帮忙法,多为过后弥补措施,也是咱们最不倡导的。

(5)可依据本质电路须要,共同以上几层来综合安排。

2、保护电磁兼容的办法

重要依据产生打搅的三因素从下几方面来保护电磁兼容。

2.1在不一致级上保护电磁兼容

1)从元器件级上来说,当是无源元件时,计划

(1)处事频戴之外的元件参数与处事频戴上的有很大的辨别;

(2)插件元件的终局引线有电感存留,当高频时这个电感易爆发电磁兼容问题;

(3)元件有寄生电容,寄生电感,在电路上展现为分别参数,在领会电路时也要计划由它戴来的等效电路。当是有源元件时,处事中爆发的电磁辐射也会以传导电流的办法成为打搅源,当利害线性元件时还大概爆发频谱因素的变革,这种变革也会引起打搅。

2)从设备级上来说,主假如保护缩小闭于敏锐设备的耦合,可计划

(1)减少脉冲前沿时间以缩小打搅的频宽;

(2)取消电路中振动器爆发的谐波及旗号的谐波;

(3)节制打搅辐射大概取消打搅的传播道路。

3)从体系级上来说,主假如靠构造大概体系工程的办法来保护,因为有大概在单个设备上的电磁兼容赢得了革新,然而共时却效率了其他设备的处事前提,使得其他设备的本能目标变坏,此时须要从体系上折入彀划,其他,沉要的一点是电磁兼容安排必定赢体面系总体安排的高度重视。

2.2减小导线之间的耦合

主假如从增大导线之间的隔绝,运用樊篱,运用双绞线大概运用樊篱加双绞这几个方面来计划。

2.3接地

重要应计划

(1)接地导线及大众线的阻抗应最小,最佳小于产品最高处事频率的λ/20以内;

(2)接地导线应采用横截面为管形的接地线;

(3)稳当接地,并预防对接点产生氧化层;

(4)运用一点并连接地(矮频用)大概者多点接地(高频用)。

2.4樊篱

当是矮频磁场时,重要计划磁樊篱,当樊篱层越厚,材料导电率越高,樊篱功效越好;当是高频磁场、电场大概电磁场时,重要计划用薄金属樊篱并杰出接地。另一个值得注沉的是在线缆创造时,乞求电缆樊篱层和对接器插头的金属外壳要有360度的完备搭接,不行展示“猪尾巴”局面,不然效验大大挨扣头。

2.5滤波

重要计划

(1)制止处事频戴之外的打搅;

(2)在旗号电路顶用接收滤波器取消无用的频谱因素;

(3)在电源电路(更加是开闭电源中),安排电路,控制电路,以及变换电路中取消爆发的打搅。在工程本质中,一个最值得注沉的场合是电源滤波器的安置,常睹的滤波器的缺点安置如图2所示。

 

2.6电子设备的空间地位

因为百般电子设备的接收个性以及打搅源设备的辐射个性都具备必定的目标性和必定的效率隔绝,不妨运用这些个性符合安置电子设备在设备空间中的地位以制止打搅和被打搅,即注沉决定电子设备之间的空间隔绝和地位的方法。

3、PCB安排本领

除了元器件的采用和电路安排外,杰出的印制板(PCB)布线在电磁兼容安排中也是一个格外沉要的因素。既然PCB是体系的固有因素,在PCB布线中巩固电磁兼容性不会给产品的最后完成戴来附加费用,从这一点来说也是格外经济的。

3.1注沉电磁兼容安排的戴宽

在EMC中,除了基础频率外,还需计划谐波因素,常常取十倍频,然而在数字电路中却有些不共,比方在时钟电路和逻辑门电路中,辐射戴宽与数字旗号的升高沿大概低沉沿有闭系,而不是数字旗号的反复周期,其闭系为:rtF/1max,个中rt是脉冲的升高沿时间。比方,典范时钟启动的边际速率是2ns,此时,maxF≈160MHz,再计划十倍频,则此时钟电路大概爆发直到1.6GHz的辐射戴宽。所以在采用器件时要采用缓速的逻辑器件系列,因为器件闭于电磁辐射奉献的大小与处事频率无直接闭系而只取决于边际速率(这和从电路功效安排上采用赶快器件是冲突的,在电路安排时须要折入彀划)。还有从器件的抗扰本领上来说,CMOS器件是最佳的,因为它的噪声容限高。从封装上来说,BGA是最佳的,因为它的引线很短。脉冲旗号的频谱如图3所示。

 

3.2注沉用于PCB电磁兼容安排的电路与电路本理图不共

主假如因为PCB的电路本理图不计划电路中元件及PCB线条的分别参数,如分别电感,分别电容,分别互感,分别互电容以及传输减速等项。比方导线在高频时等效于电感和电阻的串联。开闭速度越高,闭于负载阻抗的乞求便越高,乞求时钟启动器的输出阻抗必定等于时钟线条的波阻抗,常常时钟启动器都要加串联电阻,体味值普遍为10~30Ω。

3.3注沉PCB布线规则

(1)20-H规则,决定印制线条间的隔绝,表述如下:十脚的具备必定电压的PCB城市向空间辐射电磁能量(如图4a),为减小这个效力,PCB的物理尺寸都该当比最靠拢的接地板的物理尺寸小20H(个中H是二层PCB的间距),即3mm安排,如许可使辐射强度低沉70%(如图4b)。20-H规则表示图如图4所示:

 

依据工程本质体味,采用20-H规则后会大大普及PCB的自激频率。

(2)3-W规则,它决定PCB的电源层与边际的隔绝,表述如下:当二条印制线的间距较小时,二线之间会爆发电磁串扰,从而使电路功效反常。为制止这种效率,应保护所有线条间距不小于三倍的印制线条宽度,即3W,W为印制线条宽度。印制线条的宽度取决于线条阻抗的乞求。

(3)保护旗号在PCB上稳当的传输,保证旗号的完备性。此地面重要的问题普遍包括时延、阻抗不配合、地弹跳、串音等。这不不过效率到电子器件的宁静处事,还会爆发电磁打搅。普遍在高速逻辑安排中最容易遇到时延问题,处置不好会爆发不憧憬的脉冲打搅。传输时延闭于旗号的效率如图5所示。

 

3.4注沉决定PCB布线层数

开始在安排中要有一个沉要的观念,即是每个布线层最佳与实平面(电源大概接地)相邻。规则:

(1)电源平面应靠拢接地平面而且安置在接地平面之下。如许不妨运用二金属枯燥之间的电容作电源的光滑电容,共时地平面还不妨闭于电源面的辐射电流起到樊篱的效率。

(2)数字电路和模仿电路摆脱。数字地和模仿地之间不妨不开槽,然而须有一个完备的普遍的地平面,且庄重按数字局部和模仿局部分区。

(3)中央层的印制线条产一生面波导,在表面层产生微戴线,二者传输个性不共。

(4)电路更加高频电路是重要的打搅和辐射源,必定要径自安置,离开敏锐电路。

(5)旗号面应安置与整块金属平面相邻,如许是为了爆发通量闭于消效率。

(6)不共层所含的杂散电流和高频辐射电流不共,布线时应辨别闭于待。闭于于杂散电流不妨用去耦电容,闭于于高频辐射电流不妨经过减小回路面积。

以下是常睹的PCB层安排,供参照(S展现旗号层,G展现地层,P展现电源层)。四层板:S1,G,P,S2

六层板:S1,G,S2,P,G,S3

八层板:S1,G,S2,G,P,S3,G,S4

十层板:S1,G,S2,S3,G,P,S4,S5,G,S6(然而S4闭于电源噪声敏锐)

3.5注沉PCB接地安排

1)开始,要树立分别参数的观念。高于必定频率时,所有金属导线都可瞅成是由电阻和电感产生的器件,所以,接地引线具备必定阻抗而且产生电气回路,不管是单点接地仍旧多点接地都必定产生矮阻抗回路加入简直地大概机架。

2)接场合式

(1)单点接地。假如元件,电路的处事频率小于1MHz时,单点接地是很好的办法,然而当频率升高时,对接线电感效率超过,此时接地阻抗将升高,当接地线的长度为周期旗号四分之一波长的奇数倍时,不不过阻抗高,还会成为辐射电磁能量的天线。

(2)多点接地。高频电路均采用多点接地,此时可使接地阻抗达到最小,可将射频电流由接地平面分流到金属地板上去,因为实体金属板有较矮的电感沉量会产生矮阻抗回路。

(3)数字电路该当动作高频模仿电路处置,也该当保护矮电感接地,并运用高品质退耦电容(0.1uF并联0.001uF收支二个数目级)接地。

(4)接地与旗号回路,射频电流总要找一条道路回馈到开始点去,在电磁兼容安排中,常常常常使高速逻辑电路尽大概靠拢底版,接地板安置,以便更好缩小高频辐射环路。接参照地的地线长度必定要很短,短到产品最高处事频率的λ/20以内。

(5)接地步骤,因为普遍是电源地骚动(大概噪声)最大,故它应先接到参照地(如许干的手段是让参照地先把骚动接收掉),而后再送到模仿地和数字地上去。

3.6注沉PCB中电容的安排

EMC中的电容可分为退耦电容,旁路电容,和包含电容。退耦电容主假如用来滤除高频器件在电源板上引起的辐射电流,为器件供给一个局域化的直流,还能减矮印制电路中的电流冲打的峰值,常常陶瓷电容被用来动作退耦电容,其值取决于最快旗号的升高时间和低沉时间比方,闭于于33MHz的时钟旗号,不妨运用4.7uF到100uF的电容,闭于于100MHz的时钟旗号,不妨运用10uF的电容;其他,工程上也要计划ESR闭于退耦本领的效率,普遍采用ESR值矮于1欧姆的电容。旁路电容能取消高频辐射噪声,常常铝电解电容和钽电容比较符合干旁路电容,其电容值取决于PCB板上的瞬态电流乞求,普遍在10-470uF范畴内,若PCB板上有许多集成电路,高速开闭电路和具备长引线的电源,则应采用大容量的电容。包含电容是用来处理开闭器件处事时电源电压会爆发突降的问题。

总之,采用电容时,不不过该当采用温度系数好的,还要采用等效串联电感小的(小于10nH)和等效串联电阻小的(小于0.5Ω)电容。从材质上说,矮于50MHz时普遍采用Z5U材质,它本能宁静,介电常数大,电容容量大,大于50MHz时普遍采用NPO材质,它介电常数小。常常工程上的本质干法是一大一小(指电容值)二个电容并联运用。

3.7注沉PCB过孔的安排

在布线时尽管少穿过孔,因为过孔阻抗和线阻抗不普遍,存留阻抗渐变,从而爆发驻波使旗号变坏,容易产生辐射,更加是在时钟须要穿层时,要干本领处置,时钟线跨层时的处置。

点赞
分享到:

Copyright © 2002-2017 皇家国际有限公司 版权所有

备案号:ICP365693658号

top
在线客服
网站地图